

FIG. 1




FIG.2

DEFECTIVE COLUMN	REPAIR CODE					
	C0	C1	C2	C3	C4	C5
NONE	0	0	0	0	0	0
0	0	0	0	0	0	1
1	0	0	0	0	1	1
2	0	0	0	1	0	1
3	0	0	0	1	1	1
4	0	0	1	0	0	1
5	0	0	1	0	1	1
6	0	0	1	1	0	1
7	0	0	1	1	1	1
8	0	1	0	0	0	1
9	0	1	0	0	1	1
10	0	1	0	1	0	1
11	0	1	0	1	1	1
12	0	1	1	0	0	1
13	0	1	1	0	1	1
14	0	1	1	1	0	1
15	0	1	1	1	1	1
16	1	0	0	0	0	1
17	1	0	0	0	1	1
18	1	0	0	1	0	1
19	1	0	0	1	1	1
20	1	0	1	0	0	1
21	1	0	1	0	1	1
22	1	0	1	1	0	1
23	1	0	1	1	1	1
24	1	1	0	0	0	1
25	1	1	0	0	1	1
26	1	1	0	1	0	1
27	1	1	0	1	1	1
28	1	1	1	0	0	1
29	1	1	1	0	1	0
30	1	1	1	1	0	1
31	1	1	1	1	1	1

FIG.3





FIG.4

FUSE ELEMENT	REPAIR CODE BIT
F0:NOT-DISCONNECTED F0:DISCONNECTED	C0=0 C0=1
F1:NOT-DISCONNECTED F1:DISCONNECTED	C1=0 C1=1
F2:NOT-DISCONNECTED F2:DISCONNECTED	C2=0 C2=1
F3:NOT-DISCONNECTED F3:DISCONNECTED	C3=0 C3=1
F4:NOT-DISCONNECTED F4:DISCONNECTED	C4=0 C4=1
F5:NOT-DISCONNECTED F5:DISCONNECTED	C5=0 C5=1

FIG.5

STATES OF FUSE ELEMENTS						SPARE SELECTOR CONTROL SIGNAL [0:31] (SPARE DECODER OUTPUT VALUE)											
F0	F1	F2	F3	F4	F5	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000
0	0	0	0	0	0	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000
0	0	0	0	0	1	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	0	0	1	1	0111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	0	1	0	1	0011	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	0	1	1	1	0001	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	1	0	0	1	0000	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	1	0	1	1	0000	0111	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	1	1	0	1	0000	0011	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	0	1	1	1	1	0000	0001	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	0	0	0	1	0000	0000	1111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	0	0	1	1	0000	0000	0111	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	0	1	0	1	0000	0000	0011	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	0	1	1	1	0000	0000	0001	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	1	0	0	1	0000	0000	0000	1111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	1	0	1	1	0000	0000	0000	0111	1111	1111	1111	1111	1111	1111	1111	1111
0	1	1	1	0	1	0000	0000	0000	0011	1111	1111	1111	1111	1111	1111	1111	1111
1	0	0	0	0	1	0000	0000	0000	0000	1111	1111	1111	1111	1111	1111	1111	1111
1	0	0	0	1	1	0000	0000	0000	0000	0111	1111	1111	1111	1111	1111	1111	1111
1	0	1	1	1	1	0000	0000	0000	0001	1111	1111	1111	1111	1111	1111	1111	1111
1	0	0	0	0	1	0000	0000	0000	0000	0000	1111	1111	1111	1111	1111	1111	1111
1	0	0	1	0	1	0000	0000	0000	0000	0111	1111	1111	1111	1111	1111	1111	1111
1	0	0	1	1	1	0000	0000	0000	0000	0001	1111	1111	1111	1111	1111	1111	1111
1	0	1	0	0	1	0000	0000	0000	0000	0000	1111	1111	1111	1111	1111	1111	1111
1	0	1	0	1	1	0000	0000	0000	0000	0000	0111	1111	1111	1111	1111	1111	1111
1	0	1	1	1	1	0000	0000	0000	0000	0000	0001	1111	1111	1111	1111	1111	1111
1	1	0	0	0	1	0000	0000	0000	0000	0000	0000	1111	1111	1111	1111	1111	1111
1	1	0	0	1	1	0000	0000	0000	0000	0000	0111	1111	1111	1111	1111	1111	1111
1	1	0	1	0	1	0000	0000	0000	0000	0000	0011	1111	1111	1111	1111	1111	1111
1	1	0	1	1	1	0000	0000	0000	0000	0000	0001	1111	1111	1111	1111	1111	1111
1	1	1	0	0	1	0000	0000	0000	0000	0000	0000	0111	1111	1111	1111	1111	1111
1	1	1	0	1	1	0000	0000	0000	0000	0000	0000	0011	1111	1111	1111	1111	1111
1	1	1	1	0	1	0000	0000	0000	0000	0000	0000	0001	1111	1111	1111	1111	1111
1	1	1	1	1	0	0000	0000	0000	0000	0000	0000	0000	0001	1111	1111	1111	1111
1	1	1	1	1	1	0000	0000	0000	0000	0000	0000	0000	0001	0111	1111	1111	1111

FIG.6






FIG. 7

FIG.8




FIG.9

